Filter
Top Products
DSP56366 24-Bit Digital Signal Processor, Rev. 4
Freescale Semiconductor TOC-9
9.3.4.3 RCCR_1 Rx High Freq. Clock Direction (RHCKD) - Bit 23 . . . . . . . . . . . . . . . . . . . . 9-9
9.3.5 ESAI_1 Receive Control Register (RCR_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
9.3.6 ESAI_1 Common Control Register (SAICR_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
9.3.7 ESAI_1 Status Register (SAISR_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-10
9.3.8 ESAI_1 Receive Shift Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11
9.3.9 ESAI_1 Receive Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11
9.3.10 ESAI_1 Transmit Shift Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11
9.3.11 ESAI_1 Transmit Data Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-11
9.3.12 ESAI_1 Time Slot Register (TSR_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12
9.3.13 Transmit Slot Mask Registers (TSMA_1, TSMB_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12
9.3.14 Receive Slot Mask Registers (RSMA_1, RSMB_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-12
9.4 Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13
9.4.1 ESAI_1 After Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13
9.5 GPIO - Pins and Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13
9.5.1 Port E Control Register (PCRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-13
9.5.2 Port E Direction Register (PRRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14
9.5.3 Port E Data register (PDRE) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-14
10 Digital Audio Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-1
10.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-1
10.2 DAX Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2
10.3 DAX Functional Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-2
10.4 DAX Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-3
10.5 DAX Internal Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-4
10.5.1 DAX Audio Data Register (XADR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
10.5.2 DAX Audio Data Buffers (XADBUFA / XADBUFB) . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
10.5.3 DAX Audio Data Shift Register (XADSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
10.5.4 DAX Non-Audio Data Register (XNADR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
10.5.4.1 DAX Channel A Validity (XVA)—Bit 10 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-5
10.5.4.2 DAX Channel A User Data (XUA)—Bit 11 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.4.3 DAX Channel A Channel Status (XCA)—Bit 12 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.4.4 DAX Channel B Validity (XVB)—Bit 13 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.4.5 DAX Channel B User Data (XUB)—Bit 14 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.4.6 DAX Channel B Channel Status (XCB)—Bit 15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.4.7 XNADR Reserved Bits—Bits 0-9, 16–23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.5 DAX Non-Audio Data Buffer (XNADBUF) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.6 DAX Control Register (XCTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-6
10.5.6.1 Audio Data Register Empty Interrupt Enable (XDIE)—Bit 0 . . . . . . . . . . . . . . . . . . . 10-7
10.5.6.2 Underrun Error Interrupt Enable (XUIE)—Bit 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.5.6.3 Block Transferred Interrupt Enable (XBIE)—Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.5.6.4 DAX Clock Input Select (XCS[1:0])—Bits 3–4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.5.6.5 DAX Start Block (XSB)—Bit 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.5.6.6 XCTR Reserved Bits—Bits 6-23 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.5.7 DAX Status Register (XSTR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-7
10.5.7.1 DAX Audio Data Register Empty (XADE)—Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-8